summaryrefslogtreecommitdiff
path: root/pb_logique_seq.gen/sources_1/bd/design_1/design_1_ooc.xdc
blob: 64cecb829fe073dd7893b04602a369a31a0446d4 (plain)
1
2
3
4
5
6
7
8
9
10
11
################################################################################

# This XDC is used only for OOC mode of synthesis, implementation
# This constraints file contains default clock frequencies to be used during
# out-of-context flows such as OOC Synthesis and Hierarchical Designs.
# This constraints file is not used in normal top-down synthesis (default flow
# of Vivado)
################################################################################
create_clock -name clk_100MHz -period 10 [get_ports clk_100MHz]

################################################################################