blob: 4ae1d312049f77c5958af6d821bb8f58147f3588 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
|
---------------------------------------------------------------------------------------------
-- calcul_param_3.vhd
---------------------------------------------------------------------------------------------
---------------------------------------------------------------------------------------------
-- Université de Sherbrooke - Département de GEGI
--
-- Version : 6.0
-- Nomenclature : inspiree de la nomenclature 0.2 GRAMS
-- Date : 29 janvier 2019, rev 13 février
-- : revision 4 mai 2020 élimination de i_lrc
-- Auteur(s) : Daniel Dalle
-- Technologie : ZYNQ 7000 Zybo Z7-10 (xc7z010clg400-1)
-- Outils : vivado 2018.2 64 bits
--
---------------------------------------------------------------------------------------------
-- Description
-- Le troisième paramètre consiste à extraire la valeur pic de l'amplitude
-- du signal dans une fenêtre glissante couvrant les 48 échantillons les plus récents.
---------------------------------------------------------------------------------------------
--
--
---------------------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL; -- pour les additions dans les compteurs
USE ieee.numeric_std.ALL;
--use IEEE.std_logic_arith.all; -- requis pour les constantes etc.
--use IEEE.std_logic_arith.all; -- requis pour les constantes telles que cdviv6 etc.
Library UNISIM;
use UNISIM.vcomponents.all;
----------------------------------------------------------------------------------
-- **************************************************************************** --
----------------------------------------------------------------------------------
entity calcul_param_3 is
Port (
i_bclk : in std_logic; -- bit clock
i_reset : in std_logic; --
i_en : in std_logic; -- indique un echantillon present
-- i_lrc : in std_logic; -- "Left-Right clock" (I2S)
i_ech : in std_logic_vector (23 downto 0); -- valide si en = '1'
o_param : out std_logic_vector (7 downto 0) -- valeur paramètre evaluée
);
end calcul_param_3;
----------------------------------------------------------------------------------
architecture Behavioral of calcul_param_3 is
---------------------------------------------------------------------------------
-- Signaux
----------------------------------------------------------------------------------
---------------------------------------------------------------------------------------------
-- Description comportementale
---------------------------------------------------------------------------------------------
begin
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
-- PAS BESOIN D'IMPLÉMENTER CE PARAMÈTRE
o_param <= x"03"; -- temporaire ...
end Behavioral;
|
